遙遙領(lǐng)先RENESAS石英晶體振蕩器專用AI

1. 背景

近年，隨著深度學(xué)習(xí)（DeepLearning）人工智能（AI）技術(shù)的進(jìn)步，我們的生活中出現(xiàn)了許多直接有益的應(yīng)用場景，例如自動翻譯精度的提升和根據(jù)消費(fèi)者喜好的個性化推薦。截至2023年，AI在某些領(lǐng)域已經(jīng)成為產(chǎn)品和服務(wù)中不可或缺的應(yīng)用，其中之一就是自動駕駛（AD）和先進(jìn)駕駛輔助系統(tǒng)（ADAS）。

以深度神經(jīng)網(wǎng)絡(luò)（DNN）為代表的最新人工智能模型的處理需要大規(guī)模的并行計(jì)算，因此在PC開發(fā)中通常使用通用的GPU進(jìn)行并行計(jì)算。 另一方面，用于AD和ADAS的SoC多數(shù)搭載了專用電路（以下簡稱加速器），實(shí)現(xiàn)了低功耗和高性能的DNN和石英晶體振蕩器處理。 然而，在SoC開發(fā)的早期階段，確認(rèn)搭載的加速器能否在實(shí)際所需的DNN中提供足夠的性能通常并不容易。性能比較的指標(biāo)常常使用加速器設(shè)計(jì)上的最大計(jì)算性能TOPS（Tera Operations Per Second）值，或者其與運(yùn)行時消耗的功率相除得到的TOPS/W值。然而，由于加速器是針對特定處理的專用設(shè)計(jì)（*1），即使TOPS值足夠高，在實(shí)際所需的DNN中也可能由于存在無法高效處理的計(jì)算或數(shù)據(jù)傳輸帶寬不足等問題而無法提供足夠的性能。 此外，加速器的功率增加可能導(dǎo)致整個SoC的功耗超過可接受的范圍。

(*1) 專用設(shè)計(jì)：雖然使用通用GPU作為加速器也是可能的，但處理特定任務(wù)的硬件，可以在較小的電路規(guī)模和功耗下獲得更高的處理性能。例如瑞薩的車載SoC R-Car V3H、R-Car V3M和R-Car V4H搭載的加速器具有專為處理DNN中使用卷積操作進(jìn)行特征提取的卷積神經(jīng)網(wǎng)絡(luò)（CNN）任務(wù)而設(shè)計(jì)的結(jié)構(gòu)。

隨著SoC開發(fā)的深入，由于性能不足或功耗過大等原因而進(jìn)行設(shè)計(jì)變更的難度普遍增加，對SoC開發(fā)進(jìn)度和開發(fā)成本的影響也隨之增加。因此，在開發(fā)面向車載AI設(shè)備的SoC時，確認(rèn)搭載的加速器能否在實(shí)際顧客產(chǎn)品中所需的DNN中提供足夠的性能，并且功耗是否在可接受范圍內(nèi)，已成為迫切的問題。

2. 面向AD/ADAS的一般AI開發(fā)流程

在解釋如何解決上述問題之前，先簡單介紹一下AD/ADAS的AI開發(fā)流程。 下面的圖1展示了在AD/ADAS中以軟件為核心，并包括部分SoC開發(fā)的AI開發(fā)流程的示例。

圖1：AD/ADAS中AI開發(fā)流程的例子

圖1將整個開發(fā)工作分為六個階段，其中第2和第3階段為SoC電路設(shè)計(jì)，其他第1和第4-6階段為軟件開發(fā)。 下面給出了每個階段的工作概述。

第一階段AI Application/Service Common Development，利用PC和云環(huán)境，以應(yīng)對市場需求和技術(shù)趨勢，開發(fā)面向AD/ADAS的AI應(yīng)用程序和服務(wù)。

第二階段AI Accelerator Detail Design，涵蓋了構(gòu)成加速器硬件的部件設(shè)計(jì)，以及SMD振蕩器設(shè)計(jì)，如計(jì)算單元、內(nèi)部存儲器和數(shù)據(jù)傳輸單元。遙遙領(lǐng)先RENESAS石英晶體振蕩器專用AI.

在第三階段AI Accelerator Configuration中，第二階段中設(shè)計(jì)的組件被組合起來，以優(yōu)化面積、功率和性能之間的權(quán)衡，同時確定加速器在SoC中的配置以實(shí)現(xiàn)各自的設(shè)計(jì)目標(biāo)。

在第四階段DNN Model Architecture Design中，在第三階段中確定的加速器配置被用來優(yōu)化每個用于客戶產(chǎn)品的DNN網(wǎng)絡(luò)的結(jié)構(gòu)。

第五階段DNN Inference Optimization將針對經(jīng)過第四階段結(jié)構(gòu)優(yōu)化的每個網(wǎng)絡(luò)進(jìn)行適用于加速器的代碼生成，并進(jìn)行精度和處理時間的詳細(xì)評估。同時，將對代碼和模型數(shù)據(jù)進(jìn)行優(yōu)化，以提高性能。

第六階段Application Development將使用第五階段中優(yōu)化的代碼和模型數(shù)據(jù)，將AI處理部分嵌入到實(shí)際的自動駕駛等處理中，并進(jìn)行應(yīng)用的實(shí)現(xiàn)和評估。

6G常用晶振卡迪納爾XO振蕩器CPPLC5L-A5BP-150.0TS抖動時鐘邊緣，不被定義，也從不會輕易被定義的Cardinal公司，是一家對于晶體行業(yè)極其敏感的供應(yīng)商，敢于不斷突破創(chuàng)新的設(shè)計(jì)理念，為行業(yè)貢獻(xiàn)更多創(chuàng)新力的產(chǎn)品，同時也豐富自身的產(chǎn)品線，讓用戶在Cardinal這里擁有更多選擇的空間，為了保持自身的實(shí)力，以及對于行業(yè)的敏銳度，Cardinal樂于嘗試不同的技術(shù)工藝制作產(chǎn)品，以求有超越以往的水平，通過大量的研究與設(shè)計(jì)，開發(fā)編碼CPPLC5L-A5BP-150.0TS，型號CPPL，尺寸為5.00mmx 3.20mm，OSC振蕩器， XO時鐘振蕩器，SMD貼片晶體振蕩器，頻率為150.000MHZ，支持輸出CMOS，頻率穩(wěn)定性±50ppm，工作溫度-20°C~+70°C，具備低相位低電壓的特點(diǎn)，超級適合用于6G無線應(yīng)用，智能家居，小型設(shè)備，無線設(shè)備，儀器儀表，網(wǎng)絡(luò)產(chǎn)品，汽車電子，平板電腦等領(lǐng)域。

產(chǎn)品特性：使用PG-3200振蕩器編程儀器在幾秒內(nèi)編程。工廠可編程，可以編程兩次，標(biāo)準(zhǔn)包選項(xiàng)，超低抖動@100萬個樣本.

用于6G室外路由器的SMD振蕩器TD-12.000MCE-T，TXC是一家小有名氣的元器件供應(yīng)商，秉持著創(chuàng)新的設(shè)計(jì)理念，不斷向市場提供性能優(yōu)越，具有成本效益的產(chǎn)品，通過不斷優(yōu)化與迭代，發(fā)布新型MEMS可編程晶體振蕩器產(chǎn)品編碼TD-12.000MCE-T，型號TD，尺寸為2520mm,頻率為12MHZ，頻率穩(wěn)定性50ppm,工作溫度-40°C~+85°C，具備良好的穩(wěn)定性能以耐壓性能，適合用于6G室內(nèi)路由器，無線模塊，藍(lán)牙模塊，小型設(shè)備等領(lǐng)域。

由于現(xiàn)代車輛中非常復(fù)雜的電子器件數(shù)量不斷增加，小型化板上的封裝密度也越來越高，因此對非常小的頻率確定元件的需求也在不斷增長。此外，在許多應(yīng)用程序中，必須從AEC-Q200兼容SMD石英敬安AEC-Q100兼容型貼片晶體振蕩器。設(shè)計(jì)人員要求更高的溫度范圍、更精確的頻率容差或更小的外殼，以滿足板極小化的要求。對于沒有補(bǔ)償?shù)氖?，不再可能?shí)現(xiàn)這一點(diǎn)。此外，由于技術(shù)原因，小外殼中的電阻增加如此之大，以至于不能再堅(jiān)持車輛制造商要求的≥10的安全系數(shù)，因?yàn)檎袷幤麟娖讲荒茉僭谝蟮陌踩秶鷥?nèi)操作更高的石英電阻。使用汽車振蕩器，可以驅(qū)動更高的負(fù)載，可以循環(huán)使用更多的IC，因此在任何情況下都可以實(shí)現(xiàn)開關(guān)的安全焊接。與石英不同，振蕩器不需要占用空間的外部開關(guān)機(jī)制，這意味著可以開發(fā)更小的PCB。